⑫ 公 開 特 許 公 報 (A)

昭64-15947

(i)Int.Cl.1

識別記号

厅内整理番号

⑩公開 昭和64年(1989)1月19日

H 01 L 21/82 27/04

7925-5F A-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

砂発明の名称 半導体装置

②特 顧 昭62-17198

②特 願 昭62-171980③出 颐 昭62(1987)7月9日

総発明者 大内

康 憲

東京都港区芝5丁目33番1号 日本電気株式会社内

電出 頤 人 日本電気株式会社

東京都港区芝5丁目33番1号

乏代 理 人 弁理士 栗田 森雄

明 細 客

L 発明の名称 半導体装置

2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、とれらに配額を行う配線領域とを、上下辺に沿って交互に平行に配置し、顕客の要求により前記配線領域の配線パターンのみを設計して形成する四角形のチップからなるゲートアレイあるいはスタンダードアレイ設計方式の半導体装置にないて、前記四角形のチップをその対角級に沿ってもつに区分し、これらもつの三角形の各部分にチップの周囲辺に平行に前記セル領域をよいの配線領域を交互に配置することを特徴とする半導体装置。
- (2) 世級配盤および接地配盤を対角級に沿って設 けた特許請求の範囲第(1)項記載の半導体決置。

3 発明の詳細な説明

産業上の利用分野

本発明はダートアレイやスタンダードセルの設計方式を用いて、肌容の注文に応じて論類回路を任意に形成するLSIチップからなる半導体装置に関し、特にダートアレイやスタンダードセルのセル配置かよび電源配線に関するものである。

従来の技術

近年、各種の電子装置の多様化に対して積々の 論理回路を有する半導体装置が用いられ、少量多 品種化の傾向にある。とれに対処するために、ト ランジスタを有する基本構成(セル)を規則的に 配列した半導体基板上に、顕客の要求にあった配 級パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、この他の半導体乾燥の一例は第4図に示すように、チップの上下辺に沿ってゲートアレイ ヤスタンダードセルが配列されるセル領域1と、 配級領域2とが交互に平行に配置され、周囲に入 山力端子領域4を有するものであった。そしてセ ~ 何域1の同一の列間および異った列間にある各々のセル相互間の接続配線は、主に配線領域2内で行われ、かつこの配線領域2においては、一般に七~ 領域1に平行するX軸とこれに直交するY軸との2つの方向の配線パターンを別々の2層に設け、折曲げ部にスルーホールを用いて配線するものであった。

したがって配級領域2の配線パターンの分布は、

第5図に示すように阿伽那6で少なく中央部5に 集中する傾向があり、配級領域2の総は中央部5 の配線数に合わせて比較的に広くとる必要があり、 両伽部6では配緻密度が少なく有効に使用されず、 そのためセル領域が減少するという欠点があった。 また、ナップ周辺にある入出力端子領域4上の 電質端子および接地端子からナップ内のセル領域 1 に電弧電圧を供給するための電磁配額および接

電板端子かよび接地端子からチップ内のセル領域 1 に電隙電圧を供給するための電板配線かよび接 地配線も、同じくセル領域1に沿って配置される ため、チップの中央部までの配線パターンの距離 が長くなり、配線に生ずる電圧の阵下によりセル 回路の動作マージンを低下させる原因となってい

短くなる四角の泉状に配置されているため、モル 領域間の配線領域における配線分布は、中心に対 して対称ナなわち一様になり平均化される。

また電源配線パターンを対角線に沿って通すと とにより、配線距離が短縮してUEの降下が減少 し、回路の動作が安定する。

実施例

次に本発明の実施例について図面を参照して説 明する。

本発明の一実施例を平面図で示す第1図を診照すると、本発明の半球体接限は、四角形のチップを対角級で4つに区分し、この区分された4つの各三角形部分に、内部セル領域1と配級領域2とを周囲辺に沿って平行に配催した構成、すなわちチップの最外四から中央に向って長さが面に短くなるセル領域を周囲辺に沿って四角に異状に並べた構造になっている。また外周には入出力端子領域4を有している。

次に本実施例の動作について第1図を用いて説明する。

t.

発明が解決しようとする問題点

本発明の目的は、上記の欠点、すなわち平行に 配置されるセル領域間の配触領域の幅を広くとち なければならず、セル領域が減少するという問題 点、また框页端子および接地端子からセル領域迄 の電源供給のための配線が投くなり、電圧の降下 が起き易いという問題点を解決した半深体接置を 提供することにある。

問題点を解決するための手段

本発明は上述の間数点を解決するために、四角形のチップを対角線で4つに区分し、この区分された4つの三角形部分に、内部セル領域と配線領域とを、周囲辺に沿って平行に配置し金体として現状とした構成を採用するものであり、特にこのチップ上の対角線に沿って電源配線を通す構成を採用するものである。

作用

本発明は上述のように構成したので、セル領域 がチップの最外周から中央に向って、長さが順に

セル領域1内にある個別のセル間の相互配線は、 配級領域2もセル領域1と同様に銀状になってい るため、配線の均一化が図られ、配線領域2の幅 を従来よりも狭めることが可能になる。

更に、第3四に示すように、チップの上下辺に 和った三角形部分 A および C と左右辺に沿った三 角形部分 B および D において、直交する X 軸および Y 軸の 2 個配線の 層をセル 領域の配置 (及さの) 方向 F に合わせて上下層を逆向きに定めることにより、同一配 超 M を用いてチップ内を環状に一周することが可能になり、 X 軸。 Y 軸折面 げのためのスルーホールの 数を少なくすることが可能になる。

次に第2図は第1図のチップに散けられる電源 かよび接地の配線の構成を示してかり、電源かよ び接地配線パターン3は入山力端子領域4の電源 端子 V かよび接地端子 G に接続されて、チップの 周囲かよび対角線に沿って設けられている。した がって、との電源(接地)配線パターン3からせ ル質域の各七ル液の配線が組縮化され、電圧降下 が似少し、セル回路の動作を確災にすることがで きる。

なか、この対角線上の北京および接地配級バタ ーン3は、一般の2脳の配線層の上の第3層に並 ぺて設けることもできるし、前述の各三角形部分 の配線のX軸,Y軸の逆転の場合に、配線のない 対角級面に設けるなど任意の方法が実施される。

ただし中心の対角級配線の交点については、電 原, 扱地いずれかをスルーホールを用いて他の面 て接続するか、派越し配線を行わせるなどによっ て実施される。

発明の効果

以上に説明したように、本発明によれば、四角 形のチップを対角級で区分した4つの三角形部分 に、周囲辺に沿って平行にセル領域および配触領 娘を現状に配置することにより、配線領域の幅を 狭くでき、セル密度の増加が図れるという効果が ある。また電弧(接地)配線パターンを対角級に 沿って設けることにより、他数かよび接地の配線 長をより短くし、セル回路の動作を確実にすると


いう効果がある。更に配線領域のX軸とY軸とを 三角形部分で交互に逆に定めることにより配旗の ためのスルーホール数を少なくし、信頼性を向上 できるという効果がある。


4. 図面の簡単な説明


第1図は本発明の一実施例の平面図、第2図は 本発明の構成における肌故(接地)配線を示す図、 餌3図は木発明のセル領域の配置方向を示す図、 第4四は従来のセル領域と配額領域とを示す凶、 第5図は第4図の場合の配線分布を示す図である。

1……七ル領域、2……配線領域、3……ແ原 (接地)配線パターン、4……入出力帽子領域、 A , B , C , D……三角形部分、F……セル領収の 配置方向、 O ……接地端子、 V ……链顶端子。

> 架 田 非 地震 代理人 弁型士 100 E







CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82; H01L027/04

US-CL-CURRENT: 257/210

ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is partitioned into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO& Japio

